# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Multiproc ssor system and the bus arbitrating method of the sam	
Patent Number:	□ <u>US6339807</u>
Publication date:	2002-01-15
Inventor(s):	YASUE MASAHIRO (JP)
Applicant(s):	SONY CORP (US)
Requested Patent:	☐ <u>JP2000035954</u>
Application Number:	US19990310942 19990513
Priority Number(s):	JP19980131842 19980514; JP19990075795 19990319
IPC Classification:	G06F12/00; G06F13/14
EC Classification:	
Equivalents:	
Abstract	
An arbitrator provided to a processor element requests the utilization of a bus sends a bus request	

An arbitrator provided to a processor element requests the utilization of a bus sends a bus request signal and a bus request value according to a priority level of the processor element to the bus, determines the priority of utilizing the bus in accordance with utilizing situation of the bus and the priority level of the processor element. Since a common bus arbitrating circuit connected to the bus watches the bus and determines a processor element to utilize the bus according to the utilizing situation of the bus and the priority level of the processor elements requesting the utilization of the bus, the bus arbitration can be performed with high speed, and an increase of communication speed between the processor elements through a single bus can be realized

Data supplied from the esp@cenet database - I2

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特期2000-35954 (P2000-35954A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.Cl.7

識別配号

ΡI

テーマコート\*(参考)

G06F 15/177

682

G06F 15/177

682G

13/374

13/374

## 審査請求 未請求 請求項の数15 OL (全 9 頁)

(21)出顯番号

特顯平11-75795

(22) 出願日

平成11年3月19日(1999.3.19)

(31)優先権主張番号 特顧平10-131842

(32) 優先日

平成10年5月14日(1998.5.14)

(33)優先権主張国

日本 (JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 安江 正宏

東京都温川区北温川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053


弁理士 佐藤 隆久

## (54) 【発明の名称】 マルチプロセッサおよびそのパス順停方法

### (57) 【要約】

【課題】 バス調停にかかる時間を短縮でき、システム 全体の動作の高速化を実現できるマルチプロセッサおよ びそのバス調停方法を提供する。

【解決手段】 バス10を使用するプロセッサエレメン トに設けられた調停器はバス要求信号とそのプロセッサ エレメントの特権レベルに応じたパス要求値をパス1.0 に送信し、バスの使用状況および当該プロセッサエレメ ントの特権レベルに応じて、バス使用の可否を決定す」 る。バスに接続されている共通のバス調停回路50は、 パス10を監視しつつ、バス10に複数のプロセッサエ レメントからのバス要求信号が送信されたとき、バスの 使用状況およびバスを要求した各プロセッサエレメント の特権レベルに広じて、バス10を使用するプロセッサ エレメントを決定するので、パス調停を高速に行うこと ができ、単一のパスを用いたプロセッサ間の通信の高速 化を実現できる。



#### 【特許請求の範囲】

【請求項1】複数のプロセッサエレメントがそれぞれ独立に動作し、共通のバスを用いて情報の伝達を行うマルチプロセッサであって、

上記プロセッサエレメントがバスを使用するとき、当該 プロセッサエレメントの特権レベルに応じたバス要求値 を生成する要求値生成回路と、

上記プロセッサエレメントがバスを使用するとき、バス 要求信号と上記バス要求値を上記バスに送信する送信回 路と、

上記プロセッサエレメントが上記バス要求信号を送信したとき、上記バスの使用状況および上記バス要求信号を 送信したプロセッサエレメントのバス要求値に応じて、 バス使用の可否を判断する制御回路と、

上記パスに接続され、上記パスに複数のプロセッサエレメントから上記パス要求信号が送信された、かつ上記制御回路が優先的にパスの使用をする一のプロセッサエレメントを特定出来ない場合に、バス使用状況または上記パス要求信号を送信した各プロセッサエレメントの特権レベルに応じて、バスを使用するプロセッサエレメントを決定するパス調停回路とを有するマルチプロセッサ。

【請求項2】上記要求値生成回路は、上記各プロセッサエレメントに対応して、各プロセッサエレメント毎に設けられている請求項1記載のマルチプロセッサ。

【請求項3】上記送信回路は、上記各プロセッサエレメントに対応して、各プロセッサエレメント毎に設けられている請求項1記載のマルチプロセッサ。

【請求項4】上記制御回路は、上記各プロセッサエレメントに対応して、各プロセッサエレメント毎に設けられている請求項1記載のマルチプロセッサ。

【請求項5】上記各プロセッサエレメント毎に、当該プロセッサエレメントの特権レベルを示すM(M≥1、Mは整数である)ピットの特権レベルデータを記憶する記憶回路を有する請求項1記载のマルチプロセッサ。

【請求項6】上記要求値生成回路は、上記記憶回路に記憶されている上記特権レベルデータのうち、少なくとも上位m (m≤M、mは整数である)ビットを用いて上記パス要求値を生成する請求項5記載のマルチプロセッサ

【請求項7】上記バスに接続されている上記プロセッサエレメントが全部でN(N≥2、Nは整数である)個の場合、上記バスのデータ幅は、少なくともm×Nビットである請求項6配載のマルチプロセッサ。

【請求項8】上記制御回路は、上記記憶回路に記憶されている上記特権レベルデータを書き換える請求項5記載のマルチプロセッサ。

【請求項9】上記バス網停回路は、上記バスから複数のプロセッサエレメントからの上記バス要求信号を受信したとき、上記バス要求信号を送信した各々のプロセッサエレメントの特権レベルに応じて、バスを使用すべきプ

ロセッサエレメントを判断する特権レベル判断回路を有する請求項1記載のマルチプロセッサ。

【請求項10】上記パス調停回路は、上記パスに接続されている各プロセッサエレメントの特権レベルデータを記憶する記憶回路を有する請求項1記載のマルチプロセッサ。

【請求項11】上記バス調停回路は、上記記憶回路に記憶されている上記各プロセッサエレメントの特権レベルデータを書き換える制御回路を有する請求項10記載のマルチプロセッサ。

【請求項12】単一のバスに接続されている複数のプロセッサエレメントに対して、バスの使用権を決定するバス調停方法であって、

各プロセッサエレメント毎にバスの使用の可否を判断する制御回路を設け、

バスを使用するプロセッサエレメントによりバス要求信号と当該プロセッサエレメントの特権レベルに応じたバス要求値を上記バスに送信し、

プロセッサエレメントに設けられた上記制御回路により、パスの使用状況および上記プロセッサエレメントからの上記パス要求値に応じて、上記プロセッサエレメントに対してパス使用の可否を決定し、

上記パスに共通のパス調停回路を設け、

上記バスに複数の上記プロセッサエレメントからバス要求信号が送信され、かつ上記制御回路が優先的にバスの使用をする一のプロセッサエレメントを特定できない場合に、上記バス調停回路によりバスの使用状況および上記バス要求信号を送信した各プロセッサエレメントの特権レベルに応じて、バスを使用するプロセッサエレメントを決定するマルチプロセッサのバス調停方法。

【請求項13】上記各プロセッサエレメントの特権レベルデータは、変更可能であり、外部からの指示信号もしくは上記プロセッサエレメントからの指示信号に応じて上記の特権レベルデータが変更される請求項12記載のマルチプロセッサのバス調停方法。

【請求項14】上記バス調停回路は、上記各プロセッサエレメントの特権レベルデータを記憶する請求項12記載のマルチプロセッサのバス調停方法。

【請求項15】上記パス調停回路は、何れかのプロセッサエレメントの特権レベルデータが変更されたとき、それに応じて上記記憶されているプロセッサエレメントの特権レベルを変更する請求項12記載のマルチプロセッサのバス調停方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ エレメントなどによって単一のパスを共有するマルチプロセッサおよび当該マルチプロセッサにおけるパス使用 権を決定するパス関停方法に関するものである。

[0002]

【従来の技術】図7に示すマルチプロセッサシステムは、単一バスのマルチプロセッサシステムである。このシステムでは、一度に単一の通信しかできないため、バス10を使用するプロセッサエレメント(PE)をただ1つだけ選択する選択機構、例えば、調停回路が必要である。さらに、調停の際に個々のプロセッサエレメントに固有の優先順位を割り付けるのではなく、より効果的にバスを使用するために、動的に優先順位を割り付ける方法が一般的に採用されている。この場合、例えば、特権レベルを利用するバスの割り振りが有効である。

【0003】従来、上記調停回路には、集中型調停回路と分散型調停回路があった。集中型調停回路は、図8に示すように、例えば、パス10に接続されている複数のプロセッサエレメント12,22,32と一つの調停器40により構成されている。集中型調停回路においては、パス10を使用するプロセッサエレメントから直接または間接的に調停器40にバス要求信号が送られ、調停器40によりバス使用の許可信号がバスの使用が許可されたプロセッサエレメントに返される。

【0004】即ち、集中型調停回路では、プロセッサエレメントのバス要求信号の送信、調停器のプロセッサエレメントの選択、調停器の許可信号の送信という3つの処理を経て、はじめてバスの使用を要求したプロセッサエレメントがバスを使用可能となる。

【0005】分散型調停回路の一例は、図9に示している。 図示のように、分散型関停回路は、バス10に接続されている複数のプロセッサエレメント12, 22. 32により構成されている。さらに、各プロセッサエレメントにそれぞれバス使用権の調停を行う調停器11, 21, 31が設けられている。

【0006】図9に示している分散型調停回路では、許可信号は複数の場所(多くは各プロセッサの調停器)で生成される。この調停回路で、特権レベルを利用して調停を行うためには、それぞれの調停器ごとに、すべてのプロセッサエレメントの特権レベルを保持する必要がある。さらに、ある一つのプロセッサエレメントの特権レベルが変更されたとき、すべての関停回路にそれを通知する必要がある。このような分散型調停回路によって、プロセッサエレメントは、それに設けられた調停器によりパス使用できるか否かが直接判断でき、判断結果に応じてバス使用許可が決定されるので、集中型調停回路に比べてバス要求を送信してからバス使用許可が受信するまでの所要時間が短縮できる。

[0007]

【発明が解決しようとする課題】ところで、上述した従来のマルチプロセッサシステムでは、集中型と分散型においてそれぞれのディメリットがある。例えば、集中型の関停回路を持つマルチプロセッサでは、プロセッサエレメントのバス要求信号の送信、関停器のプロセッサエレメントの選択、関停器の許可信号の送信という3つの

処理が不可欠である。さらに、これらの3つの処理は同時に行うことができず、逐次的に処理せざるを得ないため、調停に要する時間が長くなる。

【0008】一方、分散型の調停回路を持つマルチプロセッサでは、特権レベルを利用した調停を行うためには、それぞれのプロセッサエレメントに設けられた調停器毎に、すべてのプロセッサエレメントの特権レベルを記憶する必要があり、さらに、ある一つのプロセッサエレメントの特権レベルが変更されたとき、すべての調停器にそれを通知する必要があるので、システム全体の通信負荷が大きくなる。また、それぞれの調停回路がプロセッサエレメントを選択する回路を持たなければならないため、複雑な選択方法では、それぞれの調停回路の規模が大きくなり、システム全体の規模も大きくなってしまうという不利益がある。

【0009】本発明は、かかる事情に鑑みてなされたものであり、その目的は、回路規模を大幅に増加させることなく、バス調停にかかる時間を短縮でき、システム全体の高速化を実現できるマルチプロセッサおよびそのバス使用権決定方法を提供することにある。

[0010]

【課題を解決するための手段】上記目的を達成するた め、本発明のマルチプロセッサは、複数のプロセッサエ レメントがそれぞれ独立に動作し、共通のパスを用いて 情報の伝達を行うマルチプロセッサであって、上記プロ セッサエレメントがパスを使用するとき、当該プロセッ サエレメントの特権レベルに応じたバス要求値を生成す る要求値生成回路と、上記プロセッサエレメントがパス を使用するとき、バス要求信号と上記バス要求値を上記 パスに送信する送信回路と、上記プロセッサエレメント が上記パス要求信号を送信したとき、上記パスの使用状 況および上記バス要求信号を送信したプロセッサエレメ ントの特権レベルに応じて、パス使用の可否を判断する 制御回路と、上記バスに接続され、上記バスに複数のブ ロセッサエレメントから上記バス要求信号が送信され、 かつ上記制御回路が優先的にバスの使用をする一のブロ セッサエレメントを特定できない場合に、バス使用状況 または上記バス要求信号を送信した各プロセッサエレメ ントの特権レベルに応じて、バスを使用するプロセッサ エレメントを決定するパス調停回路とを有する。

【0011】また、本発明では、好適には、上記要求値生成回路、送信回路または制御回路は、上記各プロセッサエレメントに対応して、各プロセッサエレメント毎に設けられている。また、上記各プロセッサエレメント毎に、当該プロセッサエレメントの特権レベルを示すM

(M≥1、Mは整数である)ビットの特権レベルデータ を記憶する記憶回路を有する。

【0012】また、本発明では、好適には、上記要求値 生成回路は、上記記憶間路に記憶されている上記特権レ ベルデータのうち、少なくとも上位m(m≤M、mは整 数である)ビットを用いて上記バス要求値を生成する。 さらに、上記バスに接続されている上記プロセッサエレ メントが全部でN(N≥2、Nは整数である)個の場 合、上記バスのデータ幅は、少なくともm×Nビットで ある。

【0013】また、本発明では、好適には、上記各プロセッサエレメントの特権レベルデータは、変更可能であり、各プロセッサエレメント毎に設けられた上記制御手段により、それぞれのプロセッサエレメント毎に設けられている上記記憶回路に記憶されている上記特権レベルデータが書き換えられる。

【0014】また、本発明は、単一のパスに接続されて いる複数のプロセッサエレメントに対して、バスの使用 権を決定するパス調停方法であって、各プロセッサエレ メント毎にパスの使用の可否を判断する制御回路を設 け、バスを使用するプロセッサエレメントによりバス要 求信号と当該プロセッサエレメントの特権レベルに応じ たバス要求値を上記バスに送信し、プロセッサエレメン トに設けられた上記制御回路により、バスの使用状況お よび上記プロセッサエレメントからの上記パス要求値に 応じて、上記プロセッサエレメントに対してバス使用の 可否を決定し、上記パスに共通のパス調停回路を設け、 上記パスに複数の上記プロセッサエレメントからパス要 求信号が送信され、かつ上記制御回路が優先的にバスを 使用する一のプロセッサエレメントを特定できない場合 に、上記パス調停回路によりパスの使用状況および上記 バス要求信号を送信した各プロセッサエレメントの特権 レベルに応じて、バスを使用するプロセッサエレメント を決定する。

【0015】さらに、本発明では、好適には、上記共通のバス調停回路は、上記各プロセッサエレメントの特権レベルデータを記憶し、また、何れかのプロセッサエレメントの特権レベルデータが変更されたとき、それに応じて上記記憶されているプロセッサエレメントの特権レベルを変更する。

【0016】本発明によれば、単一のバスを使用する複数のプロセッサエレメントからなるマルチプロセッサにおいて、各プロセッサエレメント毎にバスの使用の可否を判断する関停器が設けられている。バスを使用するプロセッサエレメントにより、バス要求信号と当該プロセッサエレメントの特権レベルに応じたバス要求値がバスに出力される。各プロセッサエレメントに設けられた調度器において自分のプロセッサエレメントからバス要求信号が送信されたとき、バスの使用状況および自分のプロセッサエレメントのバス要求値に応じて、自分のプロセッサエレメントのバス要求値に応じて、自分のプロセッサエレメントのバス要求値に応じて、自分のプロセッサエレメントのバス使用の可否を判断する。

【0017】さらに、上記バスに共通のバス調停回路が 接続され、当該バス調停回路により、バスの使用状況を 監視しつつ、複数のプロセッサエレメントからバス要求 信号がバスに送信されたとき、バスの使用状況およびバ ス使用を要求したプロセッサエレメントの特権レベルに 応じて、バスを使用するプロセッサエレメントを決定 し、各プロセッサエレメントに使用の可否を通知する。 上述したように、本発明のマルチプロセッサにおいて、 バス使用を要求したプロセッサエレメントが一つのみの 場合に、該当するプロセッサエレメントに設けられてい る調停器によってそのプロセッサエレメントにバス使用 の可否を判断でき、または複数のプロセッサエレメントが同時にバスの使用を要求した場合に、バスに接続され ている共通のバス調停回路によって、バス使用を要求した各プロセッサエレメントの特権レベルなどに基づき、 バスを使用するプロセッサエレメントを決定する調停を 行うので、バス調停を高速に実行できる。

[0018]

【発明の実施の形態】図1は本発明に係るマルチプロセッサの一実施形態を示す回路図である。図示のように、本実施形態のマルチプロセッサは、共通のバス10に接続されているN個のプロセッサエレメント(PE)20-1,20-2,…,20-N、各々のプロセッサエレメントに設けられている調停器30-1,30-2,…,30-Nおよび共通のバス調停回路50により構成されている。

【0019】図1に示すように、本実施形態のマルチプロセッサにおいて、すべてのプロセッサエレメント20-1,20-2,20-3にそれぞれ調停器30-1.30-2,…,30-Nが設けられている。また、各プロセッサエレメントは特権レベルを1つずつ保持している。これらの特権レベルは一定ではなく変更される可能性がある。バス調停回路50は、すべてのプロセッサエレメントの特権レベルを保持している。あるプロセッサエレメントの特権レベルが変更されると、バス調停回路50中に保持されている対応する特権レベルの値も同様に変更される。

【0020】図2は、それぞれ各プロセッサエレメント に設けられている調停器の内部構成を示している。以 下、図2を参照しつつ、各プロセッサエレメントに設け られている調停器の構成および機能について説明する。 【0021】図1に示す全てのプロセッサエレメント2 0-1, 20-2, 20-3に設けられている調停器3 0-1, 30-2, …, 30-Nはほぼ同じ構成を有す るので、図2においては、例えば、プロセッサエレメン ト20-1 に設けられている調停器30-1 を例示して いる。図示のように、調停器30-1は、受信回路3 1、送信回路32、制御回路33、要求値生成回路34 および特権レベル記憶面路35により構成されている。 【0022】受信回路31は、バス10からバス關停回 路50および他のプロセッサエレメントに設けられてい る調停器からのバス要求信号およびバス要求値を受信 し、受信信号を制御回路33に供給する。送信回路32 は、プロセッサエレメント20-1がバスを使用すると

き、バス10にパス要求信号とともに、要求値生成回路 34により生成したバス要求値をバス10に送信する。 【0023】制御回路33は、プロセッサエレメント2 0-1からバス使用要求を受けたとき、要求値生成回路 34にバス要求値を生成させ、さらに、送信回路32に バス要求信号とともに、要求値生成回路34により生成 したバス要求値をバス10に送信することを指示する。 そして、現在バス10の使用状況および特権レベル記憶 回路35に記憶されているプロセッサエレメント20-1の特権レベルに応じて、プロセッサエレメント20-1 がパスを使用できるか否かを判断し、判断の結果プロ セッサエレメント20-1に通知する。さらに、制御回 路33は、プロセッサエレメント20-1からの指示ま たは受信回路31によって受信した指示信号に従って、 特権レベル記憶回路35に記憶したプロセッサエレメン ト20-1の特権レベルデータを書き換える。

【0024】要求値生成回路34は、プロセッサエレメ ント20-1がパス10を使用するとき、制御回路33 の制御に基づき特権レベル配億回路35に記憶されてい るプロセッサエレメント20-1の特権レベルデータに 基づき、パス要求値を生成する。特権レベル記憶回路3 5 は、プロセッサエレメント20-1の特権レベルを示 す特権レベルデータを記憶する。ここで、当該特権レベ ルデータは、例えば、Mビットのデータからなる。な お、上述したように各プロセッサエレメントに付与され ている特権レベルは、固定ではなく可変なものである。 このため、例えば、プロセッサエレメント20-1の特 権レベルが変更するとき、それに応じて特権レベル記憶 回路35に記憶されている特権レベルデータが制御回路 33の指示に従って書き換えられる。特権レベルの変更 は、例えば、プロセッサエレメント20-1からの変更 指示により行う。または、外部の制御装置、例えば、マ ルチプロセッサのシステム全体の動作を制御する制御装 置によりパス10を経してそれぞれのプロセッサエレメ ントに特権レベルの設定および変更を指示する制御信号 が出力される。この場合、例えば、受信回路31からブ ロセッサエレメント20-1の特権レベルを変更する指 示信号を受信したとき、制御回路33は、当該指示信号 に従って特権レベル記憶回路35に記憶されている特権 レベルデータを変更する。

【0025】要求値生成回路34は、特権レベル記憶回路35に記憶されているMビットの特権レベルデータに応じてバス要求値を生成する。具体的に、例えば、Mビットの特権レベルデータのうち、上位mビットに基づきバス要求値を生成する。一例として、ここで、M=8、m=2の場合について説明する。即ち、特権レベルデータが8ビットからなり、要求値生成回路34は、特権レベルデータの8ビットのうち上位2ビットを取り出し、当該2ビットデータの最下位にさらに1ビットのデータ"1"を付加してバス要求値を生成する。例えば、特権

レベルデータが"10010001"の場合、バス要求 値"101"を生成して出力する。

【0026】図3は、パス調停回路50の構成を示している。以下、図3を参照しつつ、パス調停回路50の構成および機能について説明する。図示のように、パス調停回路50は、受信回路51、送信回路52、制御回路53、特権レベル判断回路54、巡回レベル判断回路55および特権レベル記憶回路56により構成されている。

【0027】パス調停回路50は、バス10により転送されてきたパス要求信号および各々のプロセッサエレメントの特権レベルに基づき、バスの割り振りを行う。例えば、バス10から転送されてきたパス要求信号、バス要求値、各プロセッサエレメントの特権レベルおよびバスの使用状況に基づき、バスを使用するプロセッサエレメントを決定し、バス10を介して該当するプロセッサエレメントにバス使用許可信号を送信する。以下、図3を参照しつつ、バス調停回路50の構成および動作についてさらに具体的に説明する。

【0028】受信回路51は、バス10から各プロセッサエレメントの調停器から送信したバス要求信号およびバス要求値を受信し、受信信号を制御回路53に供給する。送信回路52は、特権レベル判断回路54の判断結果に応じてバス使用が許可されたプロセッサエレメントにバス10を介してバス使用許可信号を送信する。

【0029】制御回路53は、何れかのプロセッサエレメントからのバス要求信号を受信したとき、受信回路51からの受信信号に応じて特権レベル判断回路または巡回レベル判断回路にパス使用要求について判断させ、判断の結果に応じて許可されたプロセッサエレメントに使用許可信号を送信するよう制御を行う。また、何れかのプロセッサエレメントの特権レベルが書き換えられたとき、当該書き換えに関する指示信号がパス10を経由して受信回路51により受信される。この場合、制御回路53は受信回路51の受信信号に応じて特権レベル記憶回路56に記憶された対応する特権レベルデータの書き換えを制御する。

【0030】特権レベル判断回路54は、受信回路51 から複数のプロセッサエレメントからパス要求信号およびパス要求値を受信したとき、制御回路53の制御に基づき、特権レベル記憶回路56に記憶されている各々のプロセッサエレメントのうち最も優先度の高いプロセッサエレメントを決定し、送信回路52を介してそれにパス使用許可信号を送信する。なお、パス使用を要求した複数のプロセッサエレメントのうち最も高い優先度を特つプロセッサエレメントが2以上ある場合、制御回路53にそれを通知する。

【0031】制御回路53は、特権レベル判断回路54から上記通知を受けたとき、巡回レベル判断回路55に

巡回順位に基づいてバスの使用を許可すべきプロセッサエレメントを判断させる。巡回レベル判断回路55は、巡回優先順位に基づきパスを使用するプロセッサエレメントを決定し、送信回路52を介してそれにバス使用許可を出力する。

【0032】特権レベル記憶回路56は、バス10に接続されている全てのプロセッサエレメントの特権レベルデータを記憶する。例えば、バス10にN個のプロセッサエレメントが接続され、各プロセッサエレメントが接続され、各プロセッサエレメントの特権レベルデータがMビットからなる場合、特権レベル記憶回路56に記憶されている最後を有する。特権レベル記憶回路56に記憶されて、受信回路51にペルデータが変更した場合に、受信回路51により、当該特権レベルの変更を知らせる通知信号をペルが特権レベルデータが変更を知らせる通知信号をペルより、当該特権レベルの変更を知らせる通知信号をペルより、当該特権レベルの変更を知らせる通知信号をペルにより、当該特権レベルデータの費き換えとに、受信回路56に対応する特権レベルデータの費き換えまれる。

【0033】図4~図6は、それぞれ各プロセッサエレメント20-1, 20-2, …, 20-N、各プロセッサエレメントに設けられた調停器30-1, 30-2, …, 30-3およびパス調停回路50の動作手順を示すフローチャートである。以下、これらのフローチャートを参照しつつ、それぞれプロセッサエレメント、期停器およびパス調停回路50の動作について説明する。

【0034】まず、図4を参照しながら、プロセッサエレメントの動作手順について説明する。パスを使用するプロセッサエレメントは、まず、ステップ100に示すように、そのプロセッサエレメントに設けられている調停器を介して、パス10に自分の持つ特権レベルデータの上位2ピットとデータ"1"の計3ビットのデータから形成されたパス要求値をパス要求信号とともにパス10に送信する。例えば、特権レベルが2進数で"1001001"のとき、要求値生成回路34によって、パス要求値"101"が生成され、さらに送信回路によって、パス要求信号とともに当該パス要求値がパス10に送信される。

【0035】すべてのプロセッサエレメントにバス要求値のビット数分だけのバス信号線が割り当てられているため、異なるプロセッサエレメントが同じ信号線に重なってバス要求値を送信することにはならない。即ち、プロセッサエレメントの数をNとし、バス要求値が3ビットのデータで構成されるとすると、バス10の幅は、

(N×3) ピット以上であるとする。このため、複数のプロセッサエレメントから同時にパス10にパス要求値を送信することが可能である。

【0036】次に、ステップ110において、バス調停回路50またはプロセッサエレメント自身の調停器から

の使用許可信号を待つ。バス調停回路 50 またはプロセッサエレメント自身の調停器の何れかから許可信号を得れば、そのプロセッサエレメントはバス 10 を使用できるようになり、調停は終了する。ここで、プロセッサエレメント自身の調停器とは、図 1 において、例えば、プロセッサエレメント 20-1 の場合は調停器 30-1 であり、プロセッサエレメント 20-2 の場合は調停器 30-2、プロセッサエレメント 20-N の場合は調停器 30-Nである。

【0037】図5は、各プロセッサエレメント毎に設けられた調停器の動作を示すフローチャートである。図示のように各々の調停器は、自分のプロセッサエレメントがバスの使用を要求する場合に動作をはじめる。ここで、自分のプロセッサエレメントとは、調停器30-1の場合はプロセッサエレメント20-1、調停器30-2の場合はプロセッサエレメント20-2、調停器30-Nの場合はプロセッサエレメント20-Nである。

【0038】まず、ステップ200において、調停器はバス10を監視し、他のプロセッサエレメントが送信したパス要求値を得る。そして、ステップ210において、パス要求値を出したプロセッサエレメントが自分のプロセッサエレメントが出したパス要求値が他のどのプロセッサエレメントが出したパス要求値が他のどのプロセッサエレメントが出したバス要求値よりも大きいかどうかを調べる。バス要求値を送信したのが自分のプロセッサエレメントが送信したバス要求値が他のどのプロセッサエレメントが送信したバス要求値が他のどのプロセッサエレメントが送信したバス要求値よりも大きい場合、ステップ220の処理によって、自分のプロセッサエレメントにバス10使用の許可信号を出力する。そうでなければ処理が終了する。

【0039】図6は、パス調停回路50の動作を示すフローチャートである。図示のように、パス調停回路50は、ある一つ以上のプロセッサエレメントがパス10にパス要求値を送信すると動作がはじまる。まず、ステップ300において、パス調停回路がパス10を監視し、プロセッサエレメントがパス10に送信したパス要求値をすべて読み取る。パス要求値が0以上のプロセッサエレメントに対応する特権レベルの値を比較し、最大値を持つものを調べる。

【0040】ステップ310で、特権レベル最大のものが複数あればステップ320の処理を行ない、1つしかなければステップ330においてそのプロセッサエレメントにバス使用の許可信号を出力し、処理が終了する。このとき、ステップ330を実行せず、処理を終了してもよい。即ち、バス使用を要求したプロセッサエレメントが一つのみの場合には、プロセッサエレメントは、そのプロセッサエレメントに属している調停器によりバス使用が許可が得られ、バス10の使用を開始するので、バス調停回路50から改めてバス使用許可を出力する必

要がない。

【0041】特権レベル最大のものが複数ある場合、ステップ320の処理に進む。ステップ320においては、最大値を持つプロセッサエレメントから、巡回優先順位に基づいて1つのプロセッサエレメントを選択する。そして、ステップ330において、選択されたプロセッサエレメントにバス使用の許可信号を出力し、処理が終了する。なお、バス調停回路50における決定よりも各プロセッサエレメントごとの調停器による決定のほうが優先されるため、どれか一つの調停器が許可信号を出すと、バス調停回路50の処理が終了する。

【0042】ここで、例えば、調停器20-1の特権レ ベルデータが"10001000"、調停器20-2の 特権レベルデータが"01110000"、調停器20 -Nの特権レベルデータが"11000000"である とし(すべて2進数表記)、且つプロセッサエレメント 20-1, 20-2と20-Nの三つが同時にバス使用 するパス要求信号をバス10に出力する場合を考える。 この場合、それぞれのプロセッサエレメントがバス10 にパス要求値を出力する。例えば、プロセッサエレメン ト20-1はパス要求値"101"、プロセッサエレメ ント20-2はバス要求値"011"、さらにプロセッ サエレメント20-Nは要求値"111"をそれぞれバ ス10に出力する。このために、三つの要求値"10 1"、"011"、"111"のうち、要求値"11 1" が最大であり、かつ、唯一であるので、プロセッサ エレメント20-Nに設けられている調停器30-Nが 図5のフローチャートにおけるステップ220の処理に おいてバス使用の許可信号をプロセッサエレメント30 -Nに出力するので、プロセッサエレメント20-Nは パス10を使用可能となる。これと同時に、調停器30 -Nの調停処理は終了する。

【0043】以上説明したように、本実施形態によれ ば、複数のプロセッサエレメントは単一のバス10を用 いて、相互に情報の伝達を行うマルチプロセッサシステ ムにおいて、パス10を使用するプロセッサエレメント はバス要求信号と自分の特権レベルに応じたバス要求値 をパス10に送信する。各プロセッサエレメント毎に設 けられた調停器は、自分のプロセッサエレメントがパス の使用を要求したとき、バスの使用状況および自分のプ ロセッサエレメントの特権レベルに応じて、パス使用の 可否を決定する。パスに接続されている共通のパス調停 回路50は、バス10を監視しつつ、バス10にパス要 求信号が送信されたとき、バスの使用状況およびバスを 要求したプロセッサエレメントの特権レベルに応じて、 パス10を使用するプロセッサエレメントを決定するの で、パスの使用権の決定を高速に行うことができ、単一 のバスを用いたマルチプロセッサシステムの通信の高速 化を実現できる。

【0044】なお、上述した例ではバス10はプロセッ

サエレメントのみしか接続していないが、本発明はこれに限定されるものではなく、パス10にプロセッサエレメント以外の他のモジュール、例えば、マルチプロセッサを構成するユニットで、メモリ等が接続してもよい。また、各プロセッサエレメントが特権レベルを保持してのビットを保持する必要はなく、パス使用要求時パスに送信すているが、当該特権レベルを示すデータのすべてのビットを保持する必要はなく、パス使用要求時パスに送信すている。例えば、上述した実施形態に述べたように、プロセッサエレメントがパスを要求するとき、パス要求信といいがパスを要求するとき、パス要求信号に伴い特権レベルデータの上記2ビットと"1"を結合した3ビットのパス要求値をパスに出力するので、各プロセッサエレメントに、少なくとも特権レベルデータの上位2ビットを保持すればよい。

【0045】さらに、バス10に接続されている共通のバス調停回路50において、バス使用要求を送信したプロセッサエレメントのうち、特権レベル最大のものが複数ある場合に、巡回仍先順位に基づいて一つのプロセッサエレメントを選択しているが、この選択は別の方法によって行ってもよい。また、特権レベル最大のものを選択してもよい。また、バス10を使用するプロセッサエレメントはバス10に、自分の特つ特権レベルデータの上位2ビットからなる3ビットのバス要求値を送信しているが、このビット数はいくつでもよい。ただし、0以上で、且つ特権レベルデータのビット数を持つデータを送信するものとする。

【0046】また、各プロセッサエレメントの特権レベ ルデータは、例えば、パス調停回路50によりそれぞれ 設定することができ、バス調停回路50は、バス10を 介して、各プロセッサエレメントに特権レベルデータを 設定する觓御信号を送信することもできる。さらに、各 プロセッサエレメントがパス10を介して任意のプロセ ッサエレメントに特権レベルデータを設定する制御信号 を送信することができる。また、プロセッサエレメント は直接自分の特権レベルデータを設定することもでき る。プロセッサエレメントの特権レベルデータが変更さ れたとき、パス調停回路50が保持する特権レベルデー 夕も変更される。また、各プロセッサエレメントの特権 レベルデータは、各プロセッサエレメント毎に設けられ た關停器に記憶してもよい。この場合に、パス10を使 用するプロセッサエレメントは、調停器を介してバス1 0 にバス要求信号と自分の特権レベルに応じたバス要求 値を送信することができる。

[0047]

【発明の効果】以上説明したように、本発明のマルチプロセッサおよびそのバス関停方法によれば、各プロセッサエレメントごとに調停器が設けられているため、バスを使用するプロセッサエレメントを唯一に選択できれば即座にそれを決定し、プロセッサエレメントに伝えるこ

とができ、高速な關停を実現できる。また、バスを使用 するプロセッサエレメントは、バス要求信号を送信する 際に、特権レベルの情報の一部、例えば、特権レベルデ ータの一部からなるバス要求値をバスに送信するため、 パス調停回路でパスを使用するプロセッサエレメントを 決定できる可能性が高い。さらに、バスを使用するプロ セッサエレメントが送信するバス要求値のビット数を大 きくすれば、各プロセッサエレメント毎に設けられた調 停器で決定できる確率が高くなり、共通のバス調停回路 で決定する場合よりも調停にかかる時間を短くすること ができる。各々のプロセッサエレメントとは独立した共 通のバス調停回路を持つため、複雑な調停を行っても、 このパス調停回路のみの回路が大きくなるだけで、個々 のプロセッサエレメントに設けられた調停器には影響を 与えない。即ち、複雑なアルゴリズムを持つ調停回路の 実装が可能となる。 また、各プロセッサエレメントの調 停器が対応するプロセッサエレメントの特権レベルデー 夕のみを保持し、すべてのプロセッサエレメントの特権 レベルを保持する必要がなく、バス調停回路が保持すれ ばよいため、特権レベルの変更があった場合、バス調停 回路のみにそれを伝えればよく、バスの通信負荷を低減 できる利点がある。

【図面の簡単な説明】

【図1】本発明に係るマルチプロセッサの一実施形態を 示す回路図である。

【図2】プロセッサエレメントに設けられている調停器 の構成を示す回路図である。

【図3】共通のバス調停回路の構成を示す回路図であ る。

【図4】プロセッサエレメントの動作を示すフローチャートである。

【図5】プロセッサエレメント毎に設けられた調停器の 動作を示すフローチャートである。

【図 6】パス調停回路の動作示すフローチャートである。

【図7】単一バスのマルチプロセッサの構成を示す概念 図である。

【図8】集中型關停回路を有するマルチプロセッサの構成例を示す回路図である。

【図9】分散型調停回路を有するマルチプロセッサの構成例を示す回路図である。

#### 【符号の説明】

10…パス、20-1, 20-2, …, 20-N…プロセッサエレメント (PE)、30-1, 30-2, …, 30-N…調停器、40…調停器、50…パス調停回路。

